我们致力于创造充满活力的工作环境并激发员工更好实现自我价值

职位名称 职位类型 工作地点 操作

职位描述:

1. 负责车规MPU&MCU 固件相关软硬件架构分析与架构定义

2. 负责车规MPU&MCU 固件验证方案及验证    

3. 协助,配合软件team 固件开发与调试


职位要求:

1. 电子电气工程,计算机相关专业,本科及以上学历,硕士优先

2. 熟练使用C、C++、C#或Vector C语言

3. 熟悉Verilog或者SystemVerilog和Script语言,比如Shell, Perl, Python

4. 自我驱动,自我激励,热爱学习,愿意接受挑战

   

如有以下一项或者多项知识是加分项:

1)     熟悉ARM软件开发,

2)     熟悉I2C/SPI/UART/Eth/Can/LIN/Flexray等各种总线协议和通讯接口,并有实际编程、调试经验

职位描述:

1. 负责车规MPU&MCU 固件相关软硬件架构分析与架构定义

2. 负责车规MPU&MCU 固件验证方案及验证    

3. 协助,配合软件team 固件开发与调试


职位要求:

1. 电子电气工程,计算机相关专业,本科及以上学历,硕士优先

2. 熟练使用C、C++、C#或Vector C语言

3. 熟悉Verilog或者SystemVerilog和Script语言,比如Shell, Perl, Python

4. 自我驱动,自我激励,热爱学习,愿意接受挑战

   

如有以下一项或者多项知识是加分项:

1)     熟悉ARM软件开发,

2)     熟悉I2C/SPI/UART/Eth/Can/LIN/Flexray等各种总线协议和通讯接口,并有实际编程、调试经验

职位描述:

1. 负责车规MPU&MCU 固件相关软硬件架构分析与架构定义

2. 负责车规MPU&MCU 固件验证方案及验证    

3. 协助,配合软件team 固件开发与调试


职位要求:

1. 电子电气工程,计算机相关专业,本科及以上学历,硕士优先

2. 熟练使用CC++C#Vector C语言

3. 熟悉Verilog或者SystemVerilogScript语言,比如Shell, Perl, Python

4. 自我驱动,自我激励,热爱学习,愿意接受挑战

   

如有以下一项或者多项知识是加分项:

1)     熟悉ARM软件开发,

2)     熟悉I2C/SPI/UART/Eth/Can/LIN/Flexray等各种总线协议和通讯接口,并有实际编程、调试经验

 

职位描述: 

作为SOC设计团队的一员,你的职责包括但不限于

1. 参与IP/子系统微架构以及SoC架构设计并完成相关文档编写

2. 设计的RTL coding实现以及SoC集成设计工作

3. 第三方IP的配置,优化

4. 子系统的集成设计,包括第三方IP以及公司内部开发IP的集成

5. 子系统的前端实现,包括综合,LINTCDC

6. 帮助后端同事分析时序和后端实现方案

7. 为芯片Bring up提供支持,协助回片后的芯片功能测试以及芯片性能调优

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 良好的C, Verilog, SystemVerilog经验

3. 自我驱动,愿意分析和解决问题

职位描述: 

作为SOC设计团队的一员,你的职责包括但不限于

1. 参与IP/子系统微架构以及SoC架构设计并完成相关文档编写

2. 设计的RTL coding实现以及SoC集成设计工作

3. 第三方IP的配置,优化

4. 子系统的集成设计,包括第三方IP以及公司内部开发IP的集成

5. 子系统的前端实现,包括综合,LINTCDC

6. 帮助后端同事分析时序和后端实现方案

7. 为芯片Bring up提供支持,协助回片后的芯片功能测试以及芯片性能调优

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 良好的C, Verilog, SystemVerilog经验

3. 自我驱动,愿意分析和解决问题

职位描述: 

作为SOC设计团队的一员,你的职责包括但不限于

1. 参与IP/子系统微架构以及SoC架构设计并完成相关文档编写

2. 设计的RTL coding实现以及SoC集成设计工作

3. 第三方IP的配置,优化

4. 子系统的集成设计,包括第三方IP以及公司内部开发IP的集成

5. 子系统的前端实现,包括综合,LINTCDC

6. 帮助后端同事分析时序和后端实现方案

7. 为芯片Bring up提供支持,协助回片后的芯片功能测试以及芯片性能调优

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 良好的C, Verilog, SystemVerilog经验

3. 自我驱动,愿意分析和解决问题

职位描述:

1. 制定验证计划,编写验证文档

2. 合理规划验证计划且在计划时间内完成验证目标

3. 按照最佳实践,完成SoC或者子系统的功能覆盖率分析

4. 参与FPGA或硬件加速器上的系统级验证

5. 参与设计文档审核,验证代码审核和覆盖率审核

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 擅长硬件描述语言和脚本语言者优先

3. 了解ARM汇编语言和C/C++语言者优先

4. 善于表达自己的意愿,具备良好的沟通能力和自我驱动能力

5. 具备良好的中英文阅读和口语能力

6. 勇于面对挑战性工作

7. 高效规划自己的工作

职位描述:

1. 制定验证计划,编写验证文档

2. 合理规划验证计划且在计划时间内完成验证目标

3. 按照最佳实践,完成SoC或者子系统的功能覆盖率分析

4. 参与FPGA或硬件加速器上的系统级验证

5. 参与设计文档审核,验证代码审核和覆盖率审核

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 擅长硬件描述语言和脚本语言者优先

3. 了解ARM汇编语言和C/C++语言者优先

4. 善于表达自己的意愿,具备良好的沟通能力和自我驱动能力

5. 具备良好的中英文阅读和口语能力

6. 勇于面对挑战性工作

7. 高效规划自己的工作

职位描述:

1. 制定验证计划,编写验证文档

2. 合理规划验证计划且在计划时间内完成验证目标

3. 按照最佳实践,完成SoC或者子系统的功能覆盖率分析

4. 参与FPGA或硬件加速器上的系统级验证

5. 参与设计文档审核,验证代码审核和覆盖率审核

 

职位要求:

1. 电子工程或计算机专业,硕士及以上学历

2. 擅长硬件描述语言和脚本语言者优先

3. 了解ARM汇编语言和C/C++语言者优先

4. 善于表达自己的意愿,具备良好的沟通能力和自我驱动能力

5. 具备良好的中英文阅读和口语能力

6. 勇于面对挑战性工作

7. 高效规划自己的工作

 

职位描述:

1. 负责ASIC前端设计实现工作(RTL -> 网表),包括:时序&功耗约束/综合设计/时序分析/形式验证/RTL语法&跨时钟域检查。 (专家方向)

2. 负责DFT相关的工作,包括:上电自测试/memory 测试/SCAN 测试/边界测试的设计以及仿真工作。

3. 负责搭建ASIC 设计实现/DFTflow,以及优化。

4. 和后端一起合作,实现时序和功耗的收敛。

 

职位要求:

1. 了解ASIC设计流程。如果了解“综合/时序分析/形式验证/跨时钟域设计”中的其中一项是加分项。

2. 如果了解“时序约束/功耗约束/DFT设计”中的其中一项是加分项。

3. 熟悉“unix/linuxPython/TCL/Perl/Makefile”中的其中一项是加分项。

4. 熟悉前端EDA设计工具是加分项。

5. 高度的自我激励和主动解决问题的意愿。

 

 

职位描述:

1. 负责ASIC前端设计实现工作(RTL -> 网表),包括:时序&功耗约束/综合设计/时序分析/形式验证/RTL语法&跨时钟域检查。 (专家方向)

2. 负责DFT相关的工作,包括:上电自测试/memory 测试/SCAN 测试/边界测试的设计以及仿真工作。

3. 负责搭建ASIC 设计实现/DFTflow,以及优化。

4. 和后端一起合作,实现时序和功耗的收敛。

 

职位要求:

1. 了解ASIC设计流程。如果了解“综合/时序分析/形式验证/跨时钟域设计”中的其中一项是加分项。

2. 如果了解“时序约束/功耗约束/DFT设计”中的其中一项是加分项。

3. 熟悉“unix/linuxPython/TCL/Perl/Makefile”中的其中一项是加分项。

4. 熟悉前端EDA设计工具是加分项。

5. 高度的自我激励和主动解决问题的意愿。

 

 

职位描述:

1. 负责ASIC前端设计实现工作(RTL -> 网表),包括:时序&功耗约束/综合设计/时序分析/形式验证/RTL语法&跨时钟域检查。 (专家方向)

2. 负责DFT相关的工作,包括:上电自测试/memory 测试/SCAN 测试/边界测试的设计以及仿真工作。

3. 负责搭建ASIC 设计实现/DFTflow,以及优化。

4. 和后端一起合作,实现时序和功耗的收敛。

 

职位要求:

1. 了解ASIC设计流程。如果了解“综合/时序分析/形式验证/跨时钟域设计”中的其中一项是加分项。

2. 如果了解“时序约束/功耗约束/DFT设计”中的其中一项是加分项。

3. 熟悉“unix/linuxPython/TCL/Perl/Makefile”中的其中一项是加分项。

4. 熟悉前端EDA设计工具是加分项。

5. 高度的自我激励和主动解决问题的意愿。

 

职位描述:

作为BE的一员,你将会使用最先进的工艺节点,设计最新的车载娱乐芯片和自动驾驶辅助芯片

你会负责后端从网表到gds的全部设计流程,包括floorplan,自动布局布线,静态时序分析,物理验证,电源完整性检查,性能功耗面积优化。

你的职责包括但不限于:

1. 搭建和优化先进工艺节点后端流程

2. 制定后端signoff标准

3. 和前端同事合作提高PPA

4. floorplan,逻辑一致性检查,底层模块切分,模块端口位置分配,时钟树搭建,电源网格设计,自动布局布线,时序收敛,功耗分析

5. 功能ECO和时序ECO

 

职位要求:

1. 电子工程或计算机专业,本科及以上学历

2. 主修过计算机,数字电路设计,模拟电路设计等课程

3. 擅长写脚本(tcl/perl/python)优先

4. 使用过后端EDA工具,有后端设计经验优先

职位描述:

作为BE的一员,你将会使用最先进的工艺节点,设计最新的车载娱乐芯片和自动驾驶辅助芯片

你会负责后端从网表到gds的全部设计流程,包括floorplan,自动布局布线,静态时序分析,物理验证,电源完整性检查,性能功耗面积优化。

你的职责包括但不限于:

1. 搭建和优化先进工艺节点后端流程

2. 制定后端signoff标准

3. 和前端同事合作提高PPA

4. floorplan,逻辑一致性检查,底层模块切分,模块端口位置分配,时钟树搭建,电源网格设计,自动布局布线,时序收敛,功耗分析

5. 功能ECO和时序ECO

 

职位要求:

1. 电子工程或计算机专业,本科及以上学历

2. 主修过计算机,数字电路设计,模拟电路设计等课程

3. 擅长写脚本(tcl/perl/python)优先

4. 使用过后端EDA工具,有后端设计经验优先

职位描述:

作为BE的一员,你将会使用最先进的工艺节点,设计最新的车载娱乐芯片和自动驾驶辅助芯片

你会负责后端从网表到gds的全部设计流程,包括floorplan,自动布局布线,静态时序分析,物理验证,电源完整性检查,性能功耗面积优化。

你的职责包括但不限于:

1. 搭建和优化先进工艺节点后端流程

2. 制定后端signoff标准

3. 和前端同事合作提高PPA

4. floorplan,逻辑一致性检查,底层模块切分,模块端口位置分配,时钟树搭建,电源网格设计,自动布局布线,时序收敛,功耗分析

5. 功能ECO和时序ECO

 

职位要求:

1. 电子工程或计算机专业,本科及以上学历

2. 主修过计算机,数字电路设计,模拟电路设计等课程

3. 擅长写脚本(tcl/perl/python)优先

4. 使用过后端EDA工具,有后端设计经验优先